PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-267927

(43)Date of publication of application: 29.09.2000

(51)Int.CI.

G06F 12/00 G06F 13/12

(21)Application number: 11-069582

(71)Applicant: NEC KOFU LTD

(22)Date of filing:

16.03.1999


(72)Inventor: IGAWA YASUHIRO

(54) MEMORY ACCESS PROCESSOR

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a memory access processor capable of guaranteeing the order of transfer among plural elements having the same address in the case of accessing the memories of plural elements in parallel.

SOLUTION: The memory access processor for accessing the memories of transfer data constituted of plural data elements by a transfer instruction is provided with order guarantee means (41, 42, 45) capable of executing the memory access of plural transfer data elements included in a memory access request and having the same address.



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顯公開番号 / 特開2000-267927 (P2000-267927A)

(43)公開日 平成12年9月29日(2000.9.29)

(51) Int.Cl. ⁷	識別記号	F I	テーマコード(参考)
G 0 6 F 12/00	560	G 0 6 F 12/00	560A 5B014
13/12	3 3 0	13/12	330D 5B060

審査請求 有 請求項の数7 OL (全 9 頁)


(21)出願番号	特願平11 -69582	(71) 出願人 000168285
(22)出顧日	平成11年3月16日(1999.3.16)	甲府日本電気株式会社 山梨県甲府市大津町1088-3
(22) 四朝日	平成11年3月10日(1999.3.10)	(72)発明者 井川 康宏 山梨県甲府市大津町1088-3 甲府日本電
		気株式会社内
		(74)代理人 100096024
		弁理士 柏原 三枝子
		Fターム(参考) 5B014 EB03 FB03 GC05
		5B060 CA05 CA12 CB07 HA08
	•	
	•	

(54) 【発明の名称】 メモリアクセス処理装置

(57)【要約】

【課題】 複数の要素を並列にメモリアクセスする場合に、同一アドレスを有する複数の要素間で転送順序保証できるメモリアクセス処理装置を提供する。

【解決手段】 複数のデータ要素で構成された転送データを一回の転送命令でメモリアクセスするメモリアクセス処理装置において、一のメモリアクセスリクエスト内に存在し同一アドレスを有する複数の転送データ要素についてのメモリアクセスを所定の順序で行うようにする順序保証手段(41、42、45)を設けた。



1

【特許請求の範囲】

【請求項1】 複数のデータ要素で構成された転送データを一回の転送命令でメモリアクセスするメモリアクセス処理装置において、当該処理装置が、一のメモリアクセスリクエスト内に存在し同一アドレスを有する複数の転送データ要素についてのメモリアクセスを所定の順序で行うようにする順序保証手段を具えることを特徴とするメモリアクセス装置。

【請求項2】 請求項1に記載のメモリアクセス装置において、前記転送データを複数の転送データ要素からなるデータブロックに分けて、このデータブロック毎にメモリアクセスを行い、前記同一アドレスを有する転送データ要素のうちの先行するデータ要素を含むデータブロックのメモリアクセスの終了を待ち合わせて後続のデータ要素を含むデータブロックのメモリアクセスを行うことによって前記順序保証を行うことを特徴とするメモリアクセス装置。

【請求項3】 請求項2に記載のメモリアクセス装置において、前記データの転送を転送データの転送開始アドレス(B)と、第1の要素間距離(D1)と、第2の要素間距離(D2)と、第1の要素数(L1)と、第2の要素数(L2)とで規定される2ディスタンス転送で行い、前記データブロックを前記第1の要素間距離と前記第1の要素数とで決まる転送データ要素で構成したことを特徴とするメモリアクセス装置。

【請求項4】 請求項1ないし3のいずれかに記載のメモリアクセス装置において、当該処理装置が、一のメモリアクセスリクエスト中に同一アドレスを有する複数のデータ転送要素が存在するか否かを検出する同一アドレス検出手段を具え、当該同一アドレス検出手段が一のメモリアクセス中に同一アドレスを有する複数のデータ転送要素の存在を検出したときのみ前記順序保証を行うことを特徴とするメモリアクセス装置。

【請求項5】 請求項3または4に記載のメモリアクセス装置において、前記同一アドレス検出手段が前記第1の要素間距離と第2の要素間距離の絶対値を比較して、

(1) 前記第1の要素間距離が第2の要素間距離より小さく(|D1| < |D2|)、 $D1 \times (L1-1)$ で実現されるエリアより前記第2の要素間距離(D2)が小さい場合・

(2) 前記第1の要素間距離が第2の要素間距離より大きく(|D1| > |D2|)、 $D2 \times (L2-1)$ で実現されるエリアより第1の要素間距離(D1)が小さい場合:または

(3) 前記第1の要素間距離と第2の要素間距離とが等 しい(|D1|=|D2|) 場合;に、

ーのメモリアクセスリクエスト内に同一アドレスを有する複数の転送データ有として前記順序保証を行うように したことを特徴とするメモリアクセス装置。

【請求項6】 請求項1ないし5のいずれかに記載のメ

モリアクセス処理装置において、前記順序保証動作をストア動作の時のみ行うようにしたことを特徴とするメモリアクセス処理装置。

2

【請求項7】 請求項1ないし6のいずれかに記載のメモリアクセス処理装置において、前記装置が、更に、転送する要素についてのメモリアクセスを発行するメモリアクセス発行管理部と、転送データのメモリアクセス状態を監視して前記発行管理部で発行したメモリアクセスが終了したことを検出して前記発行管理部に通知するメルップのセス状態管理部とを具え、前記順序保証を行う場合に、先行する要素を含むデータブロックのメモリアクセス状態管理部で確認した後に、前記メモリアクセス発行管理部が後続の要素を含むデータブロックのメモリアクセスを発行するようにした事を特徴とするメモリアクセス処理装置。

【発明の詳細な説明】

[0001]

【発明の属する 術分野】本発明は、メモリアクセス装置に関するもので5%り、特に、 ード間でのデータ転送 20 に好適に用いられるメモリアクセス装置に関する。

[0002]

【従来の 術】複数のプロセッサと共有メモリを有する ードにおいては、 ード内の命令処理性能が高いた め、 ード間のデータ転送においても高いデータ転送性 能が求められる。

【0003】この ード間のデータ転送性能は、マシンサイクルによる転送速度を上げることと、転送データのデータ幅を拡大して一度に転送できるデータ量を増やすことで向上させることができる。転送データ幅を拡大して ード間のデータ転送性能を向上させる場合には、ード間の転送データ幅の拡大とサに ード内のメモリ転

ード間の転送データ幅の拡大と共に ード内のメモリ転送性能も向上させる必要が543る。

【0004】このような ード間におけるデータ転送方式の一例が特開平5-108581号公報に開示されている。この公報には、マルチプロセッサシステムの分散メモリを一つの ードとした装置が記載されている。ここでは、プロセッサ内に設けた ード間データ転送制御部からそのプロセッサが所有する分散メモリに対してアクセスする際に、二次元配列データの一部で多るサブアレイデータを1回の転送命令の発行でアクセスするようにしている。すなわち、転送開始アドレス(B)、第1の要素間距離(D1)および第2の要素間距離(D2)によって規定されるサブアレイデータについて当該サブアレイデータを構成する要素毎に順次メモリアドレスを生成し、メモリアクセスリクエストを発行してデータの転送を行うようにしている。

[0005]

【発明が解決しようとする課題】しかし、この転送方式では、データ幅が大きい場合、例えば2ディスタンス転50 送などで複数の要素を並列にメモリ転送する場合に、転

送順序が保証されないことが言る。

【0006】すなわち、一のメモリリクエスト内に同一アドレスを持つ要素が複数存在する場合、これら要素間でアクセス順序が保証されず先行するメモリアクセス要素を、後に発行した要素が追い越してメモリアクセスする場合がある。同一アドレスを有する要素間でこのような追い越しが発生すると、本来後続の要素が書き込まれているはずのアドレスに先行する要素が上書きしてしまうことになり、ソフトウエアが期待するメモリ動作がなされないという問題がある。

【0007】本発明は、この問題を解決して、 ード間 転送において複数の要素を並列にメモリアクセスする場合に、同一アドレスを有する複数の要素間で転送順序を 保証して、メモリ動作が正しく行われるようにしたメモリアクセス処理装置を提供するものでなる。

[0008]

【課題を解決するための手段】上記課題を解決するために、本発明のメモリアクセス処理装置は、複数のデータ要素で構成された転送データを一回の転送命令でメモリアクセスするメモリアクセス処理装置において、当該処理装置が、一のメモリアクセスリクエスト内に存在し同一アドレスを有する複数の転送データ要素についてのメモリアクセスを所定の順序で行うようにする順序保証手段を具えることを特徴とする。

【0009】このように、本発明のメモリアクセス処理 装置は、一のメモリアクセスリクエスト内に存在し、同 一アドレスを有する転送データ要素について順序保証を 行い、これらの要素間において後続する要素が先行する 要素に先立ってメモリアクセスすることがないようにし て、ソフトウエアの期待するメモリ動作を正確に実現で きるようにしている。

【0010】また、本発明のメモリアクセス装置は、前記転送データを複数の転送データ要素からなるデータブロックに分けて、このデータブロック毎にメモリアクセスを行い、前記同一アドレスを有する転送データ要素のうちの先行するデータ要素を含むデータブロックのメモリアクセスの終了を待ち合わせて後続のデータ要素を含むデータブロックのメモリアクセスを行うことによって前記順序保証を行うことを特徴とする。

【0011】ブロック毎に転送を行うことによって、データの転送性能を高めることができ、同一アドレスを有する転送データ要素のうちの先行する要素を含むデータブロックのメモリアクセス終了を待ち合わせて、後続のデータ要素を含むデータブロックのメモリアクセスを行うことによって、データ間の順序保証を好適に行うことができる。

【0012】更に、本発明のメモリアクセス装置は、前記データの転送を転送データの転送開始アドレス(B)と、第1の要素間距離(D1)と、第2の要素間距離(D2)と、第1の要素数(L1)と、第2の要素数

1

(L2) とで規定される2ディスタンス転送で行い、前 記データブロックを前記第1の要素間距離と前記第1の 要素数とで決まる転送データ要素で構成したことを特徴 とする。

【0013】転送の形式を2ディスタンス転送とすることにより、より効率よくデータを転送することができる

【0014】また、本発明のメモリアクセス装置は、一のメモリアクセスリクエスト中に同一アドレスを有する 10 複数のデータ転送要素が存在するか否かを検出する同一 アドレス検出手段を具え、当該同一アドレス検出手段が 一のメモリアクセス中に同一アドレスを有する複数のデータ転送要素の存在を検出したときのみ前記順序保証を 行うことを特徴とする。

【0015】すべてのメモリリクエストについて前記順序保証を行うと、メモリ転送性能の劣化を招くため、本発明の好適な実施形態では、一のメモリリクエスト内で転送するデータの要素間に同一アドレスが存在するか否かを検出して、同一アドレスの存在を検出したときのみ前記順序保証を行うようにした。

【0016】更に、本発明のメモリアクセス装置は、前記同一アドレス検出手段が前記第1の要素間距離と第2の要素間距離の絶対値を比較して、

(1) 前記第1の要素間距離が第2の要素間距離より小さく(|D1| < |D2|)、 $D1 \times (L1-1)$ で実現されるエリアより前記第2の要素間距離(D2)が小さい場合;

(2)前記第1の要素間距離が第2の要素間距離より大きく(|D1|>|D2|)、D2×(L2-1)で実30 現されるエリアより第1の要素間距離(D1)が小さい場合;または

(3) 前記第1の要素間距離と第2の要素間距離とが等 しい(|D1|=|D2|) 場合;

に前記順序保証を行うようにしたことを特徴とする。

【0017】このように、同一アドレスの検出をエリア 比較により近似的に行うようにすることによって、同一 アドレス検出に必要なハードウエアの量を抑えることが できる。

【0018】また、前記順序保証はストア動作時のみ行うようにして処理機能の劣化を防ぐことが好ましい。ロードアクセス時には要素間で追い越しが生じても、同一データを読み出すことになるので、順序保証を行う必要がないためでなる。

【0019】さらに、本発明のメモリアクセス処理装置は、転送する要素についてのメモリアクセスを発行するメモリアクセス発行管理部と、転送データのメモリアクセス状態を監視して前記発行管理部で発行したメモリアクセスが終了したことを検出して前記発行管理部に通知するメモリアクセス状態管理部とを具え、前記順序保証50を行う場合に、先行する要素を含むデータブロックのメ

モリアクセスの終了を前記メモリアクセス状態管理部で確認した後に、前記メモリアクセス発行管理部が後続の 要素を含むデータブロックのメモリアクセスを発行する ようにした。

【0020】このように構成することによって、要素間の追い越しが発生することなく、かつ、メモリアクセス機能の劣化を招くことのないアクセス処理装置を好適に実現することができる。

[0021]

【発明の実施の形態】図1は、本発明にかかるメモリアクセス処理装置を好適に適用することができる情報処理装置の構成を示す図でなる。情報処理装置1は、複数のード22-0~22-nと、これらのードを互いに接続するード間クロスバスイッチ21で構成されている

【0022】各 ード22は複数のプロセッサ23と、これらの ード間のデータ転送を処理する ード間制御部(RCU)24と、すべてのプロセッサ23と ード間制御部(RCU)24とに接続された共有メモリ25とを具える。

【0023】いずれかの ード内のいずれかのプロセッサ23から、その ード内のRCU24にデータ転送リクエストが送られると、各 ード間のデータ転送が起動される。例えば、 ード22-0の共有メモリ25-0に転送する場合は、RCU24-0がプロセッサ23からデータ転送リクエストを受け取り、転送するデータを共有メモリ25-0から読み出して、これをクロスバスイッチ21に転送する。

【0025】図2は、一ド間制御部RCU24の詳細な構成を示す図でがる。上述したとおり、一ド間転送を行う場合、一ド間での転送速度と、転送データをメモリに書き込む速度がるいはメモリから読み出す速度が同じでないと転送性能が劣化してしまう。このため、通常、一度に転送するデータのデータ幅を広げることによって一ド間のデータ転送性能を向上させるようにしている。図2に示す例では、8バイトを1要素として、データ幅4要素のデータを一度にメモリアクセスするようにしている。

【0026】図2に示すように、各 一ドに設けられた RCU24は、クロスバスイッチ21を介して他の 一 ドから送られてきた転送要求を受け取り転送制御を行っ ている。RCU24は、転送制御部31と、メモリアク セス制御部32と、データ受信バッファ33と、メモリ アドレス/ストアデータクロスバ34と、ロードデータ クロスバ35と、データ送信バッファ36とを具えてい

【0027】 ード間転送データを受信する際には、転送制御部31がクロスバスイッチ21を介して他 ードからの転送要求を受け取って、メモリアクセスリクエストを発行してメモリアクセス制御部32へ送る。メモリアクセス制御部32では、これに基づいてメモリアドレスを生成し、これをメモリアドレス/ストアデータクロスバ34に送る。

【0028】一方、データ受信バッファ33は、一ド間クロスバスイッチ31を介して他 ードから転送されてくるデータを一時的に格納しておく。ここでは、複数の要素を(本例では転送幅4要素分)同時に格納することができる。データ受信バッファ33に格納されたデータはメモリアドレス/ストアクロスバ34に送られる。【0029】メモリアドレス/ストアデータクロスバ34では、データ受信バッファ33を介して他 ードから20送られてきたデータ(4要素)と、メモリアクセス制御部32から送られてきたこの4要素に対応するメモリアドレスをクロスバにより共有メモリ25の接続ポートに転送する。この接続ポートは、各要素が示すメモリアに転送する。この方は表している。このクロスバによってインターリーブされ、共有メモリでのメモリ位置と接続している。このクロスバによる転送はメモリアクセス制御部32によって制御されている。

【0030】共有メモリ25では、メモリアドレス/ストアクロスバ34から送られてきたアドレス位置にデークタを書き込むことにより、 ード間受信データを格納する。

【0031】また、他 ードヘデータを送信する際には、 ード間データ転送制御部31が、 ード22内のいずれかのプロセッサ23からデータ送信リクエストを受け取り、メモリアクセス制御部32に対してメモリロードリクエストを発行する。メモリアクセス制御部32は、このメモリロードリクエストから4要素分のロードアドレスを生成してメモリアドレス/ストアクロスバ34に送る。メモリアドレス/ストアクロスバ34にに送る。メモリアドレス/ストアクロスバ34は、このアドレスを共有メモリ25の所定の位置に接続されたポートに送り、共有メモリ25では送られてきたアドレスに従ってメモリからデータを読み出して、これをロードデータクロスバ35の接続ポートに送る。

【0032】ロードデータクロスバ35は、メモリアクセス制御部32の制御の下、このデータをデータ送信バッファ36に送り、データ送信バッファ36は、 ード間データ転送制御部31の制御に基づいて、このデータを ード間クロスバスイッチ21に送信する。クロスバスイッチ21がこのデータを指示された転送先 ードに 50 転送することにより、データ送信が終了する。

8

【0033】図3は、メモリアクセス制御部32とメモリアドレス/ストアデータクロスバ34の詳細な構成を示す図でなる。

【0034】図3に示すとおり、メモリアクセス制御部32は、同一アドレス検出部41と、発行管理部42と、アドレス生成部43a~43dと、メモリアクセス状態監視部45と、競合調停部46とを具える。一方、メモリアドレス/データクロスバ34は、第1のレジスタ51a~51dと、選択回路52a~52dと、第2のレジスタ53a~53dとを具える。

【0035】同一アドレス検出部41は、 ード間データ転送制御部31からのメモリアクセス情報61を受け取って、後述するエリア比較により、一のメモリリクエスト内に同一アドレスにアクセスする複数のデータ要素が存在するか否かを検出する。

【0036】メモリアクセス情報61は、転送データの転送開始アドレス(B)、第1の要素間距離(D1)、第2の要素間距離(D2)、第1の要素数(L1)および第2の要素数(L2)とからなる。

【0037】同一アドレス検出部41は、一のリクエスト内に同一アドレスにアクセスする要素が複数がることを検出した場合、発行管理部42に同一アドレス信号を通知する。発行管理部42は、第1の要素間距離D1及び第1の要素数L1で表される要素群を1ブロックとして、このブロック単位でメモリアクセス命令を発行する。同一アドレス検出部41にて複数の要素について同一アドレスが存在することが検出されて、発行管理部44に通知されると、発行管理部44では一ブロックのメモリアクセスが終了するまで、次のブロックのメモリアクセスを行わず、待ち合わせを行う。

【0038】メモリアクセス状態監視部45では、共有メモリ25に発行したメモリアクセスがすべて終了したか否かを、メモリ25からのアクセス終了信号62を受け取る事によって監視しており、すべての要素についてメモリアクセスが終了するとメモリアクセス終了信号62を発行管理部42に通知する。

【0039】発行管理部42では、一のリクエスト内に同一アドレスにアクセスする複数の要素が存在することを確認した場合は、一ブロックについてのメモリアクセス終了信号62が通知されるまで、後続のブロックのメモリアクセスを行わないため、同一アドレスにアクセスする複数の要素が先行する要素を追いでしてアクセスすることがなく、メモリアクセスの順序が要素順に保証される。なお、一のリクエスト内で同一アドレスが検出されない場合には、要素間で追い越しが記っても問題がないため、先行ブロックのメモリアクセスを終了まで待ち合わせることなく、逐次メモリアクセスを発行してメモリ転送性能の向上を図るようにしている。

【0040】発行管理部42は、アドレス生成回路43

aに各要素のベースアドレス(B')を、43bに要素間距離(D)を、43cに要素間距離×2(2D)を、43dに要素間距離×3(3D)を送り、各アドレス生成回路43a~43dはこの情報に基づいて、一度にメモリアクセスする4つの要素のアドレスを生成してメモリアドレス/ストアデータクロスバ34に転送する。

【0041】ここで、ストアリクエストの場合は、アドレス生成回路43a~43dからここで生成された各アドレスが、および、データ受信バッファ33から信号線81~84を介して各要素のデータがメモリアドレス/ストアデータクロスバ34~送られ、これらのアドレス及びデータが第1のレジスタ51a~51bに格納される。格納されたアドレス及びデータは競合調停回路46によって調停され、ポート選択回路52a~52dで選択されたポートに転送されて第2のレジスタ53a~53dに格納される。第2のレジスタに格納されたアドレス及びデータは各ポート毎に信号線91~94を介して共有メモリ25に送られ、該当するアドレス位置にデータの書き込みが行われる。

20 【0042】なお、ロードリクエストの場合は、データは送られずアドレスのみが共有メモリ25に送られ、このアドレス位置のデータが読み出されてロードデータクロスバ35に送られる。

【0043】要素間の追い越しは、メモリアドレス/ス

トアデータクロスバ34で複数要素を並列に処理しているために発生する。すなわち、各要素についてクロスバ34の入力ポートによって、メモリアクセスする経路が異なるため、先行するメモリアクセス要素を、後に発行した要素が追い越してメモリアクセスする場合がなる。従って、第1ブロックと第2ブロックのメモリアクセスを連続的に行うと、これらのブロックを構成している要素間で後続要素が先にメモリアクセスしてしまうことがなる。同一アドレスを持つ要素間で要素間の追い越しが発生すると、本来後続ブロックの要素が書き込まれているはずのアドレスに先行ブロックの要素が上書きされてしまい、期待されるメモリアクセス動作が行われない。

【0044】この問題を解決するため、本実施形態では ブロック間で同一アドレスが存在することを確認した場 合は、先行ブロックのメモリアクセス終了をメモリアク セス終了を待って後続ブロックのメモリアクセスを行な うことによってメモリアクセスの順序を確実に保証する ようにしている。なお、上述したとおり、ブロック間で 同一アドレスが検出されない場合は、この待ち合わせ動 作を行うことなく、第1のブロックのメモリアクセス 命令を発行後、連続して第2のブロックのメモリアクセス 命令を発行するようにして、処理効率を上げるようにし ている。

【0045】次いで、本発明の実施形態におけるメモリアクセスの待ち合わせ動作を2ディスタンス転送を例に 50 とって説明する。図4及び図5は、2ディスタンス転送

によって転送されるデータブロックの例を示す図で5a る。図4に示す例では、転送データは、転送データの転 送開始アドレス(B)と、第1の要素間距離(D1:本 例では8バイト)、第1の要素間距離により転送する要 素数(L1:本例では4要素)、第2の要素間距離(D 2:本例では64バイト)および第2の要素間距離によ り転送する要素数 (L2:本例では4要素)で設定され ており、これらB、D1、D2、L1、L2で規定され る全要素が一括して転送される。ここで、第1の要素間 距離と第1の要素数によって示されるアドレス範囲を1 つのブロックとしており、第2の要素間距離D2は、各 ブロックの先頭要素間の距離、また、第2の要素間距離 により転送する要素数はこの第2の要素間距離で転送さ れるブロック数で5gる。図4において、上記B、D1、 D2、L1、L2で転送されるデータの範囲は太線で囲 まれた要素でなる。

【0046】この例では、転送データはD1およびL1で示されるブロック、すなわちe00、e01、e02、d03の4つの要素でなる第1ブロック、e04、e05、e06、e07の要素でなる第2のブロック、e08、e09、e10、e11の要素でなる第3のブロック、およびe12、e13、e14、e15の要素でなる第4のブロックの、4つのブロックで構成されており、ここでD1が0でない限り各要素が同一アドレスにアクセスすることはない。従って、この設定では、上述した要素間の追い越しを意識することなくメモリアクセスすることができる。

【0047】一方、図5(a)に示す例では、第1の要素間距離D1(8バイト)、第2の要素間距離D2(16バイト)、第1の要素数L1(4要素)、第2の要素数L2(5ブロック)の設定で2ディスタンス転送が行われる。ここでは、図5(b)に示すように、要素02と要素04、要素03と要素05、要素04と要素06...要素15と要素17とがそれぞれ同一アドレスをば 有している。

【0048】このような同一アドレスを有する複数の要素を含む転データを、例えば4要素を同時に処理できるクロスバを用いてメモリに格納すると、入力の際には同一アドレスを有する要素02と要素04はそれぞれ別の信号線入力される(入力タイミングは異なる)が、出かりでは、サールの際には要素02と04が同一の出力ポートに出力される。このとき、例えば、メモリにバンクビジーが生じていると、要素02と対応同一タイミングでは、通常優先順位を調停して出力する要素が決定されるが、転送スループットを高めるためにラウンドロビン制御等を用いて優先順位を決定している場合は、要素04が多を用いて優先順位を決定している場合は、要素04が多る。このような場合には、要素番号順にメモリアクセスが行われないため、本来は要素番号の大きい要素04のデータがメ50

モリに残るはずが、要素04に追い越された要素02の データがメモリに残ってしまい、ソフトウエアの期待す るメモリ動作が実行されない。

【0049】このように、図5に示す設定(第1要素間 距離D1:8バイト、第2要素間距離D2:16バイト、第1要素数L1:4要素、第2要素数L2:5ブロック)で2ディスタンス転送が行われると、一のメモリアクセス内に同一アドレスが存在することになり同一アドレスを有する要素間で追い越しが発生する。本実施形10 態ではでは、この追い越しの発生を防ぐために、先行ブロックのメモリアクセスの終了を待ち合わせて後続ブロックのメモリアクセスを行うようにしている。

【0050】すなわち、図5に示す例では、要素00-03、要素04-07、要素08-11、要素12-15、要素16-19と、第2要素間距離D2で区切られる要素グループ(ブロック)を待ち合わせを行う処理位として、第1のグループ(要素00-03)を最初にメモリアクセスして、このメモリアクセスの終了を持って第2のグループ(要素04-07)のメモリアクセス命令を発行するようにしている(以下、第3、第4、第5グループについても同様)。この待ち合わせを行うことがなくなり(以下、第3、第4、第5グループについても同様)、順序保証を行うことができる。

【0051】ただし、この待ち合わせ処理を行うと、先行プロックのメモリアクセス終了まで次のプロックのメモリアクセスが行われないため、メモリアクセスの性能的には不利なものとなる。そこで、本発明の装置では、一度に転送する要素のうち複数の要素に同一アドレスがあるかどうかを検出して、上述の待ち合わせ処理を、同一アドレスを有する要素がある場合にのみ行うようにしている。

【0052】図6は、図3に示す同一アドレス検出回路 41における同一アドレス検出動作を説明するための図でなる。2ディスタンスデータ転送を行う時には、 ード間データ転送制御部31から転送開始アドレスB、第1要素間距離D1、第2要素数L2が設定されたメモリアクセスリクエコスト61が同一アドレス検出回路41に送られてくる。同一アドレス検出回路41では、第1要素間距離D1と第2要素間距離D2の絶対値の比較を行い、更に、以下のエリア比較を行って、同一アドレスを有する要素が存在するか否かの検出を行っている。

【0053】ここで、一|D1|<|D2|の場合ではって、D1×(L1-1)で実現されるエリア以上にD2が大きい場合は、'複数要素が同一アドレスにアクセスすることがない。この場合、同一アドレス検出部41は、発行管理部42に同一アドレス無としてリクエストを送る。発行管理部42では、これを受けて、データ転

.

送時にブロック毎の順序保証動作を行わず順次メモリア クセスを発行する。

【0054】なお、 | D1 | < | D2 | の場合でラォっ て、D1×(L1-1)で実現されるエリアよりD2が 小さい場合は、同一アドレスに複数要素がアドレスする 可能性が5%るため、同一アドレス検出回路41は発行管 理部42に対して同一アドレス有との報告を行う。発行 管理部42ではこの報告を受けて、ブロック毎に状態監 視部16の処理終了信号を待ち合わせて、後続ブロック のリクエストを発行するようにして、順序保証を行う。 【0055】同様に、一 | D1 | < | D2 | の場合で記 って、D2×(L2-1)で実現されるエリア以上にD 1が大きい場合は、複数要素が同一アドレスにアクセス することがなく、また、 | D1 | < | D2 | の場合でを って、D2×(L2-1)で実現されるエリア以上にD 1が小さいと同一アドレスにアクセスする可能性が5% る。従って、D2×(L2-1)で実現されるエリアに 対するD1の大きさに応じて発行管理部1012に同一 アドレス有、なるいは同一アドレス無の報告を行う。

[0056]なお、[-] [-]ーアドレスへのアクセスとなるので、発行管理部42に 同一アドレス有の報告を行う。

【0057】このように、同一アドレスの検出をエリア 比較により近似的に行うことによって、検出に必要なハ ードウエア量を小さく抑えることができる。

【0058】なお、ロードアクセス時には、要素間で追 い越しが弱っても同一データを読み出すことになり何ら 問題が生じないため、本例では、共有メモリへのストア 動作時にのみこの順序保証動作を行うようにしている。 発行管理部42では、ロード動作かストア動作かを判断 30 して、順序保証を行うか否かの制御を行う。

【0059】このように、メモリストア時にのみ順序保 証を行うようにすることにより、順序保証動作によるメ モリ転送性能の劣化を最小限に抑えることができる。

[0060]

【発明の効果】上述したとおり、本発明のメモリアクセ ス処理装置では、必要に応じて転送データ要素について メモリアクセスの順序保証を行うようにしているため、 一のメモリアクセスリクエスト内に同一アドレスを有す る要素が複数存在するような場合でも、期待されるメモ 40 52 リ動作を正しく行うことができる。また、同一アドレス を有する要素が複数存在するか否かを検出して、このよ

うな要素が存在する場合にも前記順序保証を行うように しているので、データの転送性能を大幅に劣化させるこ とがない。更に、同一アドレスを有する要素が複数存在 するか否かの検出をエリア比較を用いて近似的に行うよ うにしているため、順序保証を行うために必要なハード ウエア量を抑えることができる。

【図面の簡単な説明】

【図1】図1は、本発明のメモリアクセス処理装置を適 用する情報処理装置の構成を示す図でなる。

【図2】図2は、図1に示す情報処理装置の ード間制 御部の詳細な構成を示す図で5%る。

【図3】図3は、図1に示す情報処理装置のメモリアク セス制御部とメモリアドレス/データクロスバの詳細な 構成を示す図でなる。

【図4】図4は、2ディスタンス転送で転送するデータ 構成の一例を示す図でなる。


【図5】図5は、2ディスタンス転送で転送するデータ 構成の他の例を示す図でなる。


【図6】図6は、本発明の装置における同一アドレスの

【符号の説明】


- 情報処理装置
- 2 1 クロスバスイッチ
- 2.2 — К
- 23 プロセッサ
- 24 ード間制御部
- 共有メモリ 2.5
- 3 1 転送制御部
- メモリアクセス制御部 3.2
- データ受信バッファ 3 3
 - メモリアドレス/ストアデータクロスバ 34
 - 3 5 ロードデータクロスバ
 - 3.6 データ送信バッファ
 - 同一アドレス検出部 4 1
 - 4 2 発行管理部
 - 43a~43d アドレス生成部
 - メモリアクセス状態監視部
 - 46 競合調停部
 - 51、53 レジスタ
- 選択回路
- 6 1 メモリアクセス情報
- 6 2 メモリアクセス終了信号









【図3】




【図5】

【図6】







|D1|>|D2|の場合



|D2|×(L2-1)<|D1|:アドレスー酸無し |D2|×(L2-1)≥|D1|:アドレス一酸

1D1 I= ID2 | の場合

